芯和半导体发布EDA2027，AI深入系统级设计主流程

系统级竞争催生STCO新范式

AI算力需求正将竞争单元从单颗芯片推向整个系统。芯和半导体董事长凌峰博士在10月30日上海举办的2026用户生态大会上指出，衡量算力的指标已从FLOPS转向吞吐、时延、每瓦token产出与总拥有成本TCO。行业规模预测随之改写：2023年业界预计半导体行业2030年达1万亿美元，但去年规模已接近1万亿，今年预计1.66万亿，2030年预计2.3万亿。token使用量两年增长约95倍，推理负载今年占比约60%，首次超过训练。

系统成为竞争单元后，算力、存力、运力、电力四块“木板”必须协同。凌峰博士强调，四者相互耦合——温度变化改变电阻，电流分布偏移，进而影响信号完整性。因此，STCO（芯片到系统协同优化）势在必行：设计需从初始阶段就站在系统层面，将芯片、封装、板卡直至机柜纳入统一考量，让电、热、力、光等多物理场问题在设计前期协同解决。

AI for EDA：智能体与物理仿真闭环

面对上亿甚至十亿单元的多物理场仿真规模，传统求解器难以兼顾速度与精度。芯和半导体总裁代文亮博士指出，没有仿真驱动设计的基座，AI无用武之地；没有AI，大规模多物理场协同计算也难以高效落地。本次发布的AgentEvo平台负责编排层，下设Chiplet Level、Board Level、System Level三条业务线，覆盖先进封装与3DIC、板级PCB、系统级多物理场仿真，由六类智能体分工完成预测、优化与设计。XAI物理智能底座则包含智能建模、智能设计、物理场预测与智能优化四类智能体，其AI代理模型对有源器件的功率与效率预测精度控制在3%以内，建模耗时约10秒；采用Transformer模型对复杂PCB结构做物理场预测，基本实现实时输出；滤波器等结构优化设计效率提升8倍；原理图设计审查耗时减少80%、建库时间减少60%。

代文亮博士强调，芯和的仿真数据全部基于给定边界条件生成，天然带标签并经物理规则蒸馏，而非互联网公开数据。验证显示，AI推理芯片堆叠结构的热分布与完整多物理场仿真结果误差控制在3%以内。

工程落地：联想EDA Agent 2.0

联想与芯和历时一年多联合开发的EDA Agent 2.0展示了完整链路：输入自然语言需求“我要设计一款高密度AI PC”，系统读取LPDDR5X器件手册，智能建库Agent解析引脚信息，原理图同步至PCB，自动布局布线实现布通率100%、DRC零错误，调用Notus提取DDR通道S参数，再由SI Expert完成通道分析并输出包含信号幅度、码间干扰、串扰、眼图等指标的报告。官方披露，设计迭代效率提升约5倍，人工操作量减少约90%。

对产业链的影响

芯和的路径落在系统级EDA与多物理场仿真环节，直接服务于先进封装、PCB设计与高速互连。与起家于数字实现的EDA厂商不同，芯和16年聚焦多物理场仿真、系统级封装与高速互连，其矩量法、有限元、FDTD三大电磁引擎及流体、结构分析引擎覆盖Iris—Metis—Notus—XES产品层级，多物理场引擎曾获国家科技进步一等奖。近半年，芯和补齐传统封装设计、PCB设计及3DIC先进封装设计工具，使设计与仿真在同一体系内同源耦合，AI调度的是自研全链路而非第三方插件。在芯片数据高度封闭的背景下，系统侧数据可实测、可标定、可与实物测试交叉校准，这为AI模型训练提供了可信数据来源，也把国产EDA的价值边界从芯片延伸至AI计算基础设施。

来源：电子发烧友