英特尔EMIB封装良率超90% 成本较CoWoS低五成
先进封装产能紧缺下的替代路径
随着AI芯片需求爆发，台积电CoWoS先进封装产能持续紧张，业界开始寻找其他高密度互连方案。英特尔近期重点推广其EMIB与EMIB-T技术，将其定位为AI芯片封装的关键替代选项。在2026年国际微电子封装研讨会上，英特尔代工封装总监Kyu-oh Lee披露了该技术的最新进展。
利用率与良率数据
Kyu-oh Lee表示，EMIB的硅晶圆利用率超过90%，而传统全尺寸硅中介层方案的利用率仅约60%。EMIB通过小型局部硅桥替代大面积中介层，仅在需要连接的位置嵌入硅桥，从而大幅降低材料开销。供应链评估显示，EMIB-T与台积电CoWoS-L/R之间的成本差距最高可达50%。良率方面，英特尔EMIB的良率已达到90%水平，EMIB-T的封装良率也接近90%。
客户落地与产能布局
客户应用正在加速。据Keybanc报告，联发科为谷歌定制的TPU v9x“Humu Fish”推理芯片已确认采用英特尔EMIB-T封装。此外，联发科竞标Meta V3.5、微软Maia 400，以及博通竞标亚马逊AWS Trainium 4的方案中，EMIB-T均被纳入核心技术路径。亚马逊和谷歌也在评估将EMIB-T用于自研AI芯片。存储端，SK海力士正在测试其HBM4基础裸片与英特尔封装产线的接口兼容性，若通过认证，将打开HBM在台积电封装生态之外的另一条通道。
产能方面，英特尔已向中国台湾地区设备制造商下达大规模EMIB设备采购订单，预计2026年产能翻番，优先供给谷歌、英伟达、SK海力士等核心客户。英特尔CFO大卫·津斯纳此前表示，EMIB相关客户将带来数十亿美元级别的年收入潜力。
封装大型化驱动需求
增长空间不止于存量替代。据Kyu-oh Lee披露，2026年量产的AI芯片封装尺寸最大为120×120毫米，集成12颗HBM和超过20个EMIB硅桥。正在开发中的下一代封装目标为120×180毫米，HBM数量增至16颗以上，EMIB硅桥数量至少38个；远期规划指向240×240毫米封装，集成超过32颗HBM和70个以上EMIB。AI芯片封装面积越大、HBM堆叠越多，EMIB的需求量就越高，这正是英特尔将技术路线图与AI封装大型化趋势绑定的核心逻辑。
对产业链的影响
EMIB技术属于先进封装环节，其成本优势和良率提升为AI芯片设计公司提供了台积电CoWoS之外的第二种选择，有助于缓解先进封装产能瓶颈。对于封装基板、硅桥制造以及HBM供应链而言，EMIB的扩产将带动相关材料和设备需求，同时加剧先进封装市场的竞争格局。
来源：中国自动化网 AET
