UT Austin 提出 APPlace：模拟布局中器件与接入点协同优化
行业背景：模拟布局自动化的长期难题
在模拟与混合信号电路设计中，布局自动化始终是难点。布局阶段引入的寄生效应与失配会直接影响电路性能，而器件摆放又约束了后续布线的解空间和最终可达到的后布局性能。现有解析式布局方法通常以中心点为基础的线长代理来优化器件坐标，把接入点（AP）的选择留给布线阶段处理。但在模拟电路中，布线引脚是一段延伸的端子金属，而非固定点，其最佳接入点取决于相连器件的摆放位置。仅优化坐标的布局方法所针对的连接点，往往并非布线器实际会使用的点。
核心信息：APPlace 的协同优化思路
针对上述问题，德克萨斯大学奥斯汀分校（UT Austin）的研究团队发表了题为“APPlace: Co-Optimizing Device Locations and Access Points for Routing-Aware Analog Placement”的论文。该框架在全局布局过程中同时优化器件位置与接入点选择，并增加合法化阶段以保持全局布局建立的结构。研究团队在四个真实模拟基准上进行了实验，结果显示，在布局面积相当的情况下，APPlace 的整体后布局性能优于代表性基线方法。消融实验进一步表明，移除接入点协同优化后，OTA 基准的共模抑制比（CMRR）最多下降 13 dB，比较器延迟增加 23%。
产业链影响：落在 EDA 工具与设计方法学环节
该成果属于电子设计自动化（EDA）工具与模拟设计方法学范畴，位于芯片设计环节，而非材料、制造或封装环节。对于依赖模拟与混合信号电路的芯片设计团队而言，布局阶段对接入点的显式优化有助于减少后期布线迭代，降低因寄生和失配导致的性能回退风险。不过，该研究目前仍处于学术预印本阶段，尚未披露在商业 EDA 流程中的集成方式与计算开销，其产业落地节奏有待观察。
结语
APPlace 将接入点选择提前到全局布局阶段，为模拟布局自动化提供了一种布线感知的协同优化路径。在模拟电路日益与先进封装、异构集成交织的背景下，此类方法学进展值得设计工具链相关从业者保持关注。
