模拟电路布局

德克萨斯大学奥斯汀分校研究人员发布 APPlace 框架，在全局布局阶段同步优化模拟器件位置与接入点选择，以提升布线感知能力。在四个真实基准上，后布局性能优于代表性基线，消融实验显示移除接入点协同优化会导致 OTA 共模抑制比下降最多 13 dB，比较器延迟增加 23%。…